Requested Patent:

JP60160459A

Title:

DIRECT MEMORY ACCESS CONTROL SYSTEM;

Abstracted Patent:

JP60160459;

Publication Date:

1985-08-22;

Inventor(s):

MIYOSHI KENTAROU;

Applicant(s):

FUJITSU KK;

Application Number:

JP19840008315 19840120;

Priority Number(s):

IPC Classification:

G06F13/28;

Equivalents:

JP1031225B, JP1544969C;

ABSTRACT:

PURPOSE:To attain the transfer of data in (n) times per direct memory access cycle by setting the data bus width between a memory and a memory control part at the value (n) times as much as the internal data bus width.

CONSTITUTION: The data bus width between a memory 3 and a control part 4 is set at (n) compared with the internal data bus width 1. A microprocessor 1, the part 4 and adaptors 5-1 and 5-2 are connected to an internal bus. The input/output devices including a floppy disk device, a mini-disk device, etc. are connected under adaptors 5-1 and 5-2. A bus control part 2 sends a DMA request to the processor 1 when it receives a DMA transfer request signal from an adaptor 5-i. Then the part 2 sends the DMA permission signal to the adaptor 5-i of the DMA requester having the highest priority when the permission signal is sent back from the processor 1.

⑩ 日本国特許庁(JP) ⑪ 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60 - 160459

Mint Cl.4

識別記号

庁内整理番号

❸公開 昭和60年(1985)8月22日

G 06 F 13/28

7165-5B

筹查請求 有 発明の数 1 (全4頁)

公発明の名称 直接メモリ・アクセス制御方式

砂特 願 昭59-8315

顧 昭59(1984)1月20日 ₩ 出

三 好 健 太 郎 砂発 明 者

川崎市中原区上小田中1015番地 富士通株式会社内

富士通株式会社 切出 願 人

川崎市中原区上小田中1015番地

個代 理 人 弁理士 京谷 四郎

1. 発明の名称

直接メモリ・アクセス制御方式

2 特許請求の範囲

内部バスと、メモリと、上記内部バスに接続さ れたマイクロプロセッサと、上配内部バスに接続 されたアダプタと、上記メモリと内部バスとの間 に設けられたメモリ制御部とを具備し、且つ上記 メモリとメモリ制御部との間のデータ・バス幅が 上記内部パスのデータ・パス幅のヵ倍(たゞしヵは 2以上の整数)であるシステムであって、1回の直 接メモリ・アクセス・サイクルでヵ回のデータの受 け彼しを上記メモリ制御部とアダプタとの間で行う ことを特徴とする直接メモリ・アクセス制御方式。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明は、例えばメモリとメモリ制御部との間

のデータ・バス幅が2パイト、内部パスのデータ ・パス値が1パイトであるようなシステムにおい て、1回のDMA(直接メモリ・アクセス)サイ クル中にメモリ制御部とアダプタとの間で1パイ トのデータ転送を2回行うようにしたものである。 〔従来技術と問題点〕

メモリとメモリ制御部との間のデータ・バス幅 が2パイトであり、内部パスのデータ・パス幅が 1パイトであるシステムにおいては、従来は1回 のDMAサイクル中にメモリ制御部とアダプタと の間で1パイトのデータ転送が行われていた。デ ータをメモリに番込む場合、メモリ制御部は、ア ダブタから送られて来た1パイト・データと、メ モリから就出した1パイト・データとをマージし て2パイトのデータを作成していた。このような 従来方式は、メモリとアダプタ間のデータ転送を 効率よく行い得ないばかりでなく、メモリ制御部 の負担が増加するという欠点があった。

[発明の目的]

本発明は、上記の考察に基づくものであって、

メモリとメモリ制御部との間のデータ・バス額が、 アダプタとメモリ制御部との間のデータ・パス額 よりn倍(nは2以上の整数)であるシステムに おいて、メモリとアダプタの間のデータ転送を効 率よく行い得ると共にメモリ制御部の負担を減少 できるようになった直接メモリ・アクセス制御方 式を提供することを目的としている。

[発明の構成]

そしてそのため、本発明の直接メモリ・上記のため、本発明の直接メモリと、人間のでは、内部パスと、プロセッサと、、上記が記れたマイクロブタと、上記ができる。との間に、というのでは、上記が上記のでは、上記が上記のでは、上記が上記のでは、から、というのでは、上記がようには、上記がようには、上記がようには、上記がようには、1回の直接メモリのでは、1回のででは、1回のでですが、というには、1回のでですが、というには、1回のででです。

ィスク装置等の入出力装置が接続されている。 バス 創御部 2 は、アダプタ 5 ー i から D M A 転送 要求 信号が送られて来ると、 D M A 要求をマイクロブロセッサ 1 に送り、マイクロブロセッサ 1 に送り、マイクロブロセッサ 1 から 所可信号が返って来ると最も優先順位の高い D M A 野 来発行元のアダプタ 5 ー i に対して D M A 許可信号を送る。また、バス 制御部 2 は、アダク 5 ー i から送られて来たデータ転送方向信号をメモリ 制御部 4 に送る。

第3図はメモリ制御部およびアダブタの構成を示すものである。なお、第3図では、メモリ3とメモリ制御部4の間のデータ・バス幅が2バイト、内部バスのデータ・バス幅が1バイトであると仮定している。メモリ制御部4は、ライト・バッファ・レジスタ6、リード・パッファ・レジスタ7、マルチブレクサ8、ドライバ13及びレシーバ18などを有している。アダブタ5ー1は、マルチブレクサ9と10、ライト・データ・レジスタ11、リード・データ・レジスタ12、ドライバ14と15及びレシーバ16と17などを有している。

〔発明の実施例〕

以下、本発明を図面を参照しつつ説明する。 第1図は本発明が適用されるシステムの1例を 示す図、第2図は本発明の動作を説明するタイム チャート、第3図は第1図のメモリ制御部および アダブタの要部の1実施例のブロック図である。 第1図および第3図において、1はマイクロブ

ロセッサ、2はパス制御部、3はメモリ、4はメモリ制御部、5-1と5-2はアダブタ、6はライト・パッファ・レジスタ、7はリード・パッファ・レジスタ、8ないし10はマルチブレクサ、11はライト・データ・レジスタ、12はリード・データ・レジスタ、13ないし15はドライバ、16ないし18はレシーパをそれぞれ示している。

第1回において、内部バスのデータ・バス幅を 1とすると、メモリ3とメモリ制御部4の間のデータ・バス幅は n である。マイクロブロセッサ1、メモリ制御部4 およびアダブタ5 - 1、5 - 2 は 内部バスに接続されている。アダブタ5 - 1、5

次に第2図を参照して本発明の動作を説明する。 なお、説明を簡単にするため内部バスのデータ・ バス幅は1パイト、メモリ3とメモリ制御部4の 間のパス額は2パイトと仮定する。アダプタ5ー は人出力装置からのデータをリード・データ・ レジスタ12にセットしていく。リード・データ ・レジスタ12が Full になると、アダプタ5ーi に D M A 転送要求信号をバス制御部 2 に送出し、 DMA許可信号を待つ。バス制御部2は、DMA 転送要求信号を受取ると、 DMA要求をマイクロ プロセッサ1に送り、許可信号が返ってくると、 役も優先順位の高い要求発行元アダプタに対して DMA許可信号を返す。アダプタ5ーには、DM A許可信号が返って来ると、ライト信号をパス制 御部2を介してメモリ制御部4に送り、アドレス を内部パスのアドレス・パスに送出し、リード・ データ・レジスタ12の先取パイト(パイト#1) のデータを内部パスのデータ・パスに送出する。 メモリ制御部4は、送られて来たアドレスをアド レス・レグスタにセットし、送られて来たパイト

#1のデータをライト・データ・レジスタ6のパイト#1 (先頭パイト) にセットする。アダアタ 5ー・は、次のタイミングでリード・データ・レジスタ1 2のパイト#2のデータを内部パスイトアータをライト・パッファ・レジスタ6のパイト#2にセットする。メモリ制御部4はパイトのパイト#2にセットする。メモリ制御部4はアータルファ・レジスタ6に2パイトのデータをで1 2 パイトのアータをで1 2 パイトのアータをで1 2 パイトのアータをで1 2 パイトの表をで2 パイトのようの動作は、全て1 D M A サイクル中に行われる。

次にメモリ・リードについて説明する。入出力 要でいるのデータ転送要求信号があると、アダン タ 5 ー・は D M A 転送要求信号をバス制御部 2 に 送る。バス制御部 2 から D M A 許可信号が返って 来ると、リード信号をバス制御部 2 を介してより 別御部 4 に送り、これと同時にアドレスを部 パスのアドレス・バスに送出する。メモリ 制御部 4 は、送られて来たアドレスをアドレス・指定される メモリ 3 の番地の 2 パイト・データを読出し、これをリード・パッファ・レジスタ 7 にセットし、この 2 パイト・データを所定の タイミングで 1 パイトずつ内部パスのデータ・パスに送出する。 アダブタ 5 ー・は、内部パスのデータ・パス上のデータを所定の タイミングでライト・データ・レジスタ 1 1 にセットし、そのデータを入出力 装置に送る。これらの助作は、全て 1 D M A サイクル中に行われる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、メモリとアダプタ間のデータ転送を効率よく行い得るばかりでなく、従来方式のようにマージ処理を行う必要がないのでメモリ制御部の負担を小さくすることが出来る。

4. 図面の簡単な説明

第1図は本発明が適用されるシステムの1例を示す図、第2図は本発明の動作を説明する図、第 3図は第1図のメモリ制御部およびアダブタの要

部の1実施例のプロック図である。

1 …マイクロプロセッサ、2 …バス制御部、3 …メモリ、4 …メモリ制御部、5 — 1 と 5 — 2 … アダプタ、6 … ライト・バッファ・レジスタ、7 …リード・バッファ・レジスタ、8 ないし 1 0 … マルチプレクサ、1 1 … ライト・データ・レジスタ、1 3 ないし 1 5 … ドライバ、1 6 ないし 1 8 … レシーバ。

特 許 出 願 人 富士通朱式会社 代理人弁理士 京 谷 四 郎



